2026.09.04 · FRI SEOUL VOL.02 / NO.09
Search Letter
delay″
Unbound Visions, Inspired Living.
Beauty Health Technology Gastronomy Culture Dispatches
2026.09.04
SearchLetter
delay″
Beauty Health Technology Gastronomy Culture Dispatches
← Technology 2026.06.17 5 min read Irang 글 · 편집부
Index
Technology · The Maker

Intel 18A-P, 위험 양산 진입·성능 9% 향상

무슨 발표인가

  • Intel 18A-P 동일 전력 대비 성능 최대 9%, 동일 성능 대비 전력 최대 18% 개선
  • 열 성능 20~40% 향상, 비아 전저항 10~30% 감소

2025년 양산 진행 중

원문 (영어)

Intel Foundry於VLSI研討會分享最新製程進展與創新藍圖 June 16, 2026 Published Intel Foundry Hide Show Image --> Intel 18A, Intel Foundry's leading-edge process node, entered into production in 2025. With RibbonFET and PowerVia, foundry customers are unlocking greater processor scale and efficiency to drive the future of AI computing forward. (Credit: Intel Foundry) Intel 18A-P已進入風險量產階段,在維持與Intel 18A設計相容的基礎上,提供更高效能、更優異的散熱表現 --> Share In this article: 美國加州聖克拉拉,2026年6月17日–英特爾今(17)日於2026年VLSI研討會上,公布英特爾晶圓代工(Intel Foundry)最新製程藍圖與長期投資的進展,並宣布Intel 18A家族首款效能強化版本Intel 18A-P已正式進入風險量產(Risk Production)階段,依照去年向客戶及合作夥伴公布的時程順利推進。 英特爾執行副總裁暨英特爾晶圓代工總經理Naga Chandrasekaran表示:「我們在VLSI研討會所分享的最新進展,向客戶及合作夥伴再次展現英特爾長期投入先進製程創新的承諾。我們仍有許多工作需要持續推進,但很高興能藉此機會分享Intel 18A-P以及更長期研發計畫的重要進展。」 於 VLSI 研討會分享 Intel 18A-P 最新進展 透過電晶體、互連技術以及設計技術協同最佳化(Design-Technology Co-Optimization, DTCO),英特爾持續提升Intel 18A-P製程在效能、功耗及設計方面的整體優勢。在VLSI研討會上,英特爾晶圓代工工程團隊公布了以下技術進展: 相較Intel 18A製程,Intel 18A-P在相同功耗下,可提供最高達9%效能提升;或在相同效能下可降低最高18%功耗,同時具備更優異的散熱表現與更大的設計彈性。 Intel 18A-P具備最新Power Boost技術,採用全新的雙接點(dual contact)及低電阻電晶體設計,在相同電容下提升驅動電流,進一步提高運作頻率。 透過材料與設計創新,可提升20%~40%的散熱效能。 透過幾何結構與材料最佳化,將晶片層間垂直互連通孔(Via)電阻降低10%~30%,提升訊號傳輸效率。 透過PMOS應變工程提升載子遷移率(Mobility),讓電流更有效率地通過電晶體。 提供全新低功耗及高效能電晶體選項,以滿足不同產品設計需求。 於超低臨界電壓(Ultra Low Voltage Threshold,ULVT)與低臨界電壓(Low Voltage Threshold,LVT)之間,新增第五組邏輯臨界電壓(Vt),提供設計人員更多速度與功耗最佳化的平衡空間。 Intel 18A-P與Intel 18A之設計規則完全相容,可直接沿用既有IP與設計流程,加速產品開發。 與Intel 18A相同,Intel 18A-P提供180奈米與160奈米兩種標準元件高度,以及50奈米的接觸式多晶矽閘極間距(Contacted Poly Pitch)。 VLSI 研討會其他重要進展 英特爾去年率先於Intel 18A製程導入環繞式閘極(Gate-All-Around,GAA)電晶體與背面供電技術。本週於VLSI研討會上,進一步說明這兩項核心技術如何為未來邏輯晶片提供更高效能、更佳能源效率及持續微縮能力奠定基礎: 在VLSI研討會特邀演講中,英特爾晶圓代工副總裁暨院士Eric Karl展示英特爾如何量化背面供電與環繞式閘極電晶體所帶來的技術優勢。他指出相較於傳統正面供電互連架構,此技術可減少11%的佈線面積,並將動態電壓驟降減少達10倍,進而實現最高6%的頻率提升,或降低超過15%的動態功耗。 英特爾晶圓代工矽與平台工程事業群Manju Shamanna分享採用環繞式閘

원문: Intel Newsroom — "Intel Foundry於VLSI研討會分享最新製程進展與創新藍圖" (2026-06-17) 공식 원문: https://newsroom.intel.com/zh-tw/intel-foundry/intel-foundry%e6%96%bcvlsi%e7%a0%94%e8%a8%8e%e6%9c%83%e5%88%86%e4%ba%ab%e6%9c%80%e6%96%b0%e8%a3%bd%e7%a8%8b%e9%80%b2%e5%b1%95%e8%88%87%e5%89%b5%e6%96%b0%e8%97%8d%e5%9c%96

Intel Newsroom
delayseconds · 2026.06.17
Read next
Technology
AT&T·AWS, 비즈니스 AI용 마지막 마일 연결 협력
Technology
갤럭시 Z 폴드8 울트라·폴드8·플립8, 무엇이 다를까
Culture
완판 신화를 스스로 단종시킨 펜티뷰티의 승부수
d″
이 기사가 좋았다면, 월 1회 레터로 받아보세요.
Subscribe
← Technology

Intel 18A-P, 위험 양산 진입·성능 9% 향상

2026.06.17 · 5 min · Irang

무슨 발표인가

2025년 양산 진행 중

원문 (영어)

Intel Foundry於VLSI研討會分享最新製程進展與創新藍圖 June 16, 2026 Published Intel Foundry Hide Show Image --> Intel 18A, Intel Foundry's leading-edge process node, entered into production in 2025. With RibbonFET and PowerVia, foundry customers are unlocking greater processor scale and efficiency to drive the future of AI computing forward. (Credit: Intel Foundry) Intel 18A-P已進入風險量產階段,在維持與Intel 18A設計相容的基礎上,提供更高效能、更優異的散熱表現 --> Share In this article: 美國加州聖克拉拉,2026年6月17日–英特爾今(17)日於2026年VLSI研討會上,公布英特爾晶圓代工(Intel Foundry)最新製程藍圖與長期投資的進展,並宣布Intel 18A家族首款效能強化版本Intel 18A-P已正式進入風險量產(Risk Production)階段,依照去年向客戶及合作夥伴公布的時程順利推進。 英特爾執行副總裁暨英特爾晶圓代工總經理Naga Chandrasekaran表示:「我們在VLSI研討會所分享的最新進展,向客戶及合作夥伴再次展現英特爾長期投入先進製程創新的承諾。我們仍有許多工作需要持續推進,但很高興能藉此機會分享Intel 18A-P以及更長期研發計畫的重要進展。」 於 VLSI 研討會分享 Intel 18A-P 最新進展 透過電晶體、互連技術以及設計技術協同最佳化(Design-Technology Co-Optimization, DTCO),英特爾持續提升Intel 18A-P製程在效能、功耗及設計方面的整體優勢。在VLSI研討會上,英特爾晶圓代工工程團隊公布了以下技術進展: 相較Intel 18A製程,Intel 18A-P在相同功耗下,可提供最高達9%效能提升;或在相同效能下可降低最高18%功耗,同時具備更優異的散熱表現與更大的設計彈性。 Intel 18A-P具備最新Power Boost技術,採用全新的雙接點(dual contact)及低電阻電晶體設計,在相同電容下提升驅動電流,進一步提高運作頻率。 透過材料與設計創新,可提升20%~40%的散熱效能。 透過幾何結構與材料最佳化,將晶片層間垂直互連通孔(Via)電阻降低10%~30%,提升訊號傳輸效率。 透過PMOS應變工程提升載子遷移率(Mobility),讓電流更有效率地通過電晶體。 提供全新低功耗及高效能電晶體選項,以滿足不同產品設計需求。 於超低臨界電壓(Ultra Low Voltage Threshold,ULVT)與低臨界電壓(Low Voltage Threshold,LVT)之間,新增第五組邏輯臨界電壓(Vt),提供設計人員更多速度與功耗最佳化的平衡空間。 Intel 18A-P與Intel 18A之設計規則完全相容,可直接沿用既有IP與設計流程,加速產品開發。 與Intel 18A相同,Intel 18A-P提供180奈米與160奈米兩種標準元件高度,以及50奈米的接觸式多晶矽閘極間距(Contacted Poly Pitch)。 VLSI 研討會其他重要進展 英特爾去年率先於Intel 18A製程導入環繞式閘極(Gate-All-Around,GAA)電晶體與背面供電技術。本週於VLSI研討會上,進一步說明這兩項核心技術如何為未來邏輯晶片提供更高效能、更佳能源效率及持續微縮能力奠定基礎: 在VLSI研討會特邀演講中,英特爾晶圓代工副總裁暨院士Eric Karl展示英特爾如何量化背面供電與環繞式閘極電晶體所帶來的技術優勢。他指出相較於傳統正面供電互連架構,此技術可減少11%的佈線面積,並將動態電壓驟降減少達10倍,進而實現最高6%的頻率提升,或降低超過15%的動態功耗。 英特爾晶圓代工矽與平台工程事業群Manju Shamanna分享採用環繞式閘

원문: Intel Newsroom — "Intel Foundry於VLSI研討會分享最新製程進展與創新藍圖" (2026-06-17) 공식 원문: https://newsroom.intel.com/zh-tw/intel-foundry/intel-foundry%e6%96%bcvlsi%e7%a0%94%e8%a8%8e%e6%9c%83%e5%88%86%e4%ba%ab%e6%9c%80%e6%96%b0%e8%a3%bd%e7%a8%8b%e9%80%b2%e5%b1%95%e8%88%87%e5%89%b5%e6%96%b0%e8%97%8d%e5%9c%96

Intel Newsroom
delayseconds · 2026.06.17
Read next
Technology
AT&T·AWS, 비즈니스 AI용 마지막 마일 연결 협력
Technology
갤럭시 Z 폴드8 울트라·폴드8·플립8, 무엇이 다를까
Culture
완판 신화를 스스로 단종시킨 펜티뷰티의 승부수
delayseconds
Unbound Visions, Inspired Living..
얽매이지 않는 시선, 영감을 주는 삶
Beauty Health Technology
Gastronomy Culture Dispatches
LetterSearchAbout
© 2026 delayseconds The mark uses the double prime ″ (U+2033)